高速電路PCB設計與EMC技術分析

高速電路PCB設計與EMC技術分析

作者:田廣錕, 出版社:電子工業出版社, 出版日期:2008-05-01

商品條碼:9787121064111, ISBN:7121064111
分類標籤:Subjects » Books » Reference » History » Professional & Technical

 

內容簡介

高速電路PCB設計與EMC技術分析

【內容簡介】
  高速電路具有許多特點,給PCB設計帶來了電磁兼容、信號完整性、電源完整性等問題,本書通過常用PCB設計軟件的應用,詳細介紹了該繫統組成的各個技術模塊的性能特點與連接技術。
    本書從高速電路的特點出發,分析高速電路與低速電路的區別,進而概括出高速電路所面臨的三大問題:電磁兼容、信號完整性和電源完整性。接下來對這些問題的來龍去脈及其危害做了詳細的分析;最後,通過具體的實例將這些問題的解決方法貫穿到高速電路PCB設計的全過程之中。
    本書理論體繫完整、內容翔實、語言通俗易懂,實例具有很強的針對性和實用性,既適用於電子信息類專業的本科或專科教材,也可供從事高速電路工程與應用工作的科技人員參考。

【目錄】
第一篇  基礎篇
 第1章  高速電路PCB概述
   1.1  高速信號
     1.1.1  高速的界定
     1.1.2  高速信號的頻譜
     1.1.3  高速電路與射頻電路的區別
   1.2  無源器件的射頻特性
     1.2.1  金屬導線和走線
     1.2.2  電阻
     1.2.3  電容
     1.2.4  電感和磁珠
   1.3  PCB基礎概念
   1.4  高速電路設計面臨的問題
     1.4.1  電磁兼容性
     1.4.2  信號完整性
     1.4.3  電源完整性
 第2章  高速電路電磁兼容
   2.1  電磁兼容的基本原理
     2.1.1  電磁兼容概述
     2.1.2  電磁兼容標準
     2.1.3  電磁兼容設計的工程方法
   2.2  電磁干擾
     2.2.1  電磁干擾概述
     2.2.2  電磁干擾的組成要素
   2.3  地線干擾與接地技術
     2.3.1  接地的基礎知識
     2.3.2  接地帶來的電磁兼容問題
     2.3.3  各種實用接地方法
     2.3.4  接地技術概要
   2.4  干擾濾波技術
     2.4.1  共模和差模電流
     2.4.2  干擾濾波電容
     2.4.3  濾波器的安裝
  2.5  電磁屏蔽技術
     2.5.1  電磁屏蔽基礎知識
     2.5.2  磁場的屏蔽
     2.5.3  電磁密封襯墊
     2.5.4  截止波導管
   2.6  PCB的電磁兼容噪聲
     2.6.1  PCB線路上的噪聲
     2.6.2  PCB的輻射
     2.6.3  PCB的元器件
   2.7  本章小結
 第3章  高速電路信號完整性
   3.1  信號完整性的基礎
     3.1.1  信號完整性問題
     3.1.2  高速電路信號完整性問題的分析工具
   3.2  傳輸線原理
     3.2.1  PCB中的傳輸線結構
     3.2.2  傳輸線參數
     3.2.3  傳輸線模型
   3.3  時序分析
     3.3.1  傳播速度
     3.3.2  時序參數
     3.3.3  時序設計目標和應用舉例
   3.4  反射
     3.4.1  瞬態阻抗及反射
     3.4.2  反彈
     3.4.3  上升沿對反射的影響
     3.4.4  電抗性負載反射
   3.5  串擾
     3.5.1  串擾現像
     3.5.2  容性耦合和感性耦合
     3.5.3  串擾的模型描述
     3.5.4  串擾噪聲分析
     3.5.5  互連參數變化對串擾的影響
   3.6  本章小結
 第4章  高速電路電源完整性
  4.1  電源完整性問題概述
     4.1.1  芯片內部開關噪聲
     4.1.2  芯片外部開關噪聲
     4.1.3  減小同步開關噪聲的其他措施
     4.1.4  同步開關噪聲總結
   4.2  電源分配網絡繫統設計
     4.2.1  PCB電源分配繫統
     4.2.2  電源模塊的模型
     4.2.3  去耦電容的模型
     4.2.4  電源/地平面對的模型
   4.3  本章小結
  ……
第二篇  應用篇
附錄A  常用導體材料的特性參數
附錄B  常用介質材料的特性參數
附錄C  變化表
附錄D  國際單位的前綴
參考文獻

【書摘】
第一篇  基礎篇
 第1章  高速電路PCB概述
  1.1  高速信號
    英特爾的創始人之一摩爾曾經預測:每隔18個月計算機的性能將翻倍,歷史證明了這個預測。衡量計算機性能指標的一個重要指標就是處理器芯片的時鐘頻率,如圖1.1所示說明了英特爾處理器時鐘頻率的發展趨勢:大約每兩年時鐘頻率就能提高一倍。摩爾定律反映了半導體行業的發展趨勢。2001年半導體行業協會對未來芯片上時鐘頻率做了一個規劃[半導體國際技術發展藍圖(ITRS)],根據規劃,隨著處理器時鐘頻率不斷增長,必然意味著繫統上的數據傳輸速率、總線速率不斷增長。此外,其他產品如高速通信產品中的數據傳輸率和時鐘頻率也會加速提高。因此,越來越多的電子繫統設計師們將從事100 MHz頻率以上的電路設計。目前,超過一半的數字繫統的時鐘頻率高於100 MHz。當繫統時鐘頻率超過50 MHz時,將出現傳輸線效應和信號的完整性問題;而當繫統時鐘頻率達到120 MHz時,基於傳統方法設計的PCB將無法工作,必須使用高速電路設計知識。因此,高速電路設計已經成為現代電子繫統設計師必須掌握的知識。隻有使用高速電路設計技術,纔能實現設計過程的可摔件。
   1.1.1 高速的界定
    如果一個數字繫統的時鐘頻率達到或者超過50 MHz,而且工作在這個頻率之上的電路已經占到了整個電子繫統一定的分量(比如說1/3),這就稱為高速電路。
    實際上信號的諧波頻率比信號本身的重復頻率高,是信號快速變化的上升沿與下降沿引發了信號傳輸的非預期結果。因此,通常約定如果走線傳播延時大於20%驅動端的信號上升時間,則認為此類信號是高速信號並可能產生傳輸線效應。
    定義了傳輸線效應發生的前提條件,又如何判斷傳播延時是否大於20%驅動端的信號上升時間呢?信號上升時間的典型值一般可通過器件手冊查出,而信號的傳播時問在PCB設計中由實際布線長度和傳播速度決定。例如,“FR4”板上信號傳播速度大約為6in/ns(1in=2.54cm),但如果過孔多,器件引腳多,速度將降低,高速邏輯器件的信號上升時間大約為0.2 ns,則安全的走線長度將不會超過0.24in。
  ……

商品簡介由 了得購物網 台灣店 所提供

相關書籍